PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-246959

(43) Date of publication of application: 12.09.2000

(51)Int.CI.

B41J 2/44

G02B 26/10 G03G 15/01

(21)Application number : 11-370537

(71)Applicant: KONICA CORP

(22)Date of filing:

27.12.1999 (72)Inventor

(72)Inventor: TAKAGI KOICHI

AZUMAI MITSUO IZUMIYA KENJI

(30)Priority

Priority number: 10374278

Priority date: 28.12.1998


Priority country: JP

(54) CLOCK GENERATING CIRCUIT AND IMAGE FORMING APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a clock generating circuit capable of generating a dot clock such that the pulse number of a reference clock becomes a predetermined number in a predetermined time in an integrated circuit without using an exterior part.

SOLUTION: By providing a reference signal producing part 401 for generating a pulse with a predetermined interval, delay signal generating parts 410, 412 for delaying a reference signal produced by the reference signal generating part for producing a delay signal group including a plurality of delay signals with different phases, and selecting means 450, 452 for successively selecting delay signals with different phases per one pulse among the delay signal group, and referring to the selected signals, a signal with a predetermined pulse number is produced in a predetermined time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Jest Available Copy

nis Page Blank (uspto)

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Is Page Blank (uspto)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-246959 (P2000-246959A)

(43)公開日 平成12年9月12日(2000.9.12)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
B41J	2/44		В41Ј	3/00	M
G 0 2 B	26/10		G 0 2 B	26/10	Α
G 0 3 G	15/01	1 1 2	G 0 3 G	15/01	1 1 2 A

審査請求 未請求 請求項の数27 OL (全 19 頁)


特願平 11-370537	(71)出願人	000001270		
		コニカ株式会社		
平成11年12月27日(1999.12.27)	,	東京都新宿区西新宿1丁目26番2号		
	(72)発明者	高木 幸一		
特願平10-374278		東京都八王子市石川町2970番地 コニカ株		
平成10年12月28日(1998.12.28)		式会社内		
日本 (JP)	(72)発明者	東井 満男		
		東京都八王子市石川町2970番地 コニカ株		
		式会社内		
	(72)発明者	泉宮 賢二		
		東京都八王子市石川町2970番地 コニカ株		
		式会社内		
	(74)代理人	100085187		
		弁理士 井島 藤治 (外1名)		
	特願平11-370537 平成11年12月27日(1999.12.27) 特願平10-374278 平成10年12月28日(1998.12.28)	特願平11-370537 (71)出顧人 平成11年12月27日(1999. 12.27) (72)発明者 特願平10-374278 平成10年12月28日(1998. 12.28) 日本(JP) (72)発明者		

(54) 【発明の名称】 クロック発生回路および画像形成装置

(57)【要約】

【課題】 外付け部品を使わず一つの集積回路内で、所 定時間内に基準信号のパルス数が所定数になるようなド ットクロックを生成することが可能なクロック発生回路 を提供することにある。

【解決手段】 所定間隔でパルスを発生させる基準信号 生成部401と、基準信号生成部によって生成された基 準信号を遅延させて、位相の異なる複数の遅延信号から なる遅延信号群を生成する遅延信号生成部410、41 2と、遅延信号群の中から1パルス毎に位相の異なる遅 延信号を順次選択する選択手段450,452とを備 え、この選択された信号を参照することによって、所定 時間内に発生するパルス数を所定数にした信号を生成す る、ことを特徴とする。



【特許請求の範囲】

【請求項1】 所定間隔でパルスを発生させる基準クロック生成部と、

前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロックからなる遅延クロック群を生成する遅延クロック生成部とを有し、

前記遅延クロック群の中から1パルス毎に位相の異なる 遅延クロックを順次選択し、この選択された信号を合成 することによって、所定時間内に発生するパルス数を所 10 定数にしたクロックを生成する、ことを特徴とするクロ ック発生回路。

【請求項2】 所定間隔でパルスを発生させる基準クロック生成部と、

前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の第1遅延クロック 群を生成する第1遅延クロック生成部とを有し、

前記複数の第1遅延クロック群の中から位相の異なる遅延クロックを順次選択し、この選択された信号を合成することによって、所定時間内に発生するパルス数を所定 20数にしたクロックを生成するための第1選択手段と、

前記第1選択手段によって選択された遅延クロックを遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部とを有し、

前記複数の第2遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択し、この選択された信号を合成することによって、所定時間内に発生するパルス数を所定数にしたクロックを生成する第2選択手段と、を備えたことを特徴とするクロック発生回路。

【請求項3】 所定間隔でパルスを発生させる基準クロ 30 ック生成部と、

前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の第1遅延クロック 群を生成する第1遅延クロック生成部と、

前記第1遅延クロック生成部によって生成された第1遅延クロック群から所望の入力信号の先端位置に同期したクロックを検出する同期検出部と、

前記同期検出部において検出されたクロックを参照して位相補正量を求め、この位相補正量に基づいて前記第1 遅延クロック群の中から、位相の異なる遅延クロックを 40 順次選択することによって所定時間内に発生するパルス 数を所定数にしたクロックを生成する第1切替制御部と、

前記第1切替制御部によって選択された遅延クロックについて、前記第1遅延クロック群より細かい間隔で遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部と、

前記複数の第2遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択して出力する第2切替制御部と、を有することを特徴とするクロック発生回

路。

【請求項4】 所定間隔でパルスを発生させる基準クロック生成部と、

前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の第1遅延クロック 群を生成する第1遅延クロック生成部と、

前記第1遅延クロック生成部によって生成された複数の 遅延クロック群から、所望の入力信号の先端位置に同期 した第1同期ポイント情報及び第2同期ポイント情報を 検出する同期検出部と、

前記同期検出部において検出された第1同期ポイント情報と第2同期ポイント情報とから遅延クロック群の周期段数を求め、この周期段数に基づいて前記第1遅延クロック群の中から、位相の異なる遅延クロックを順次選択することによって所定時間内に発生するポルス数を所定数にしたクロックを生成する第1切替制御部と、

前記第1切替制御部によって選択された遅延クロックについて、前記第1遅延クロック群より細かい間隔で遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部と、

前記複数の第2遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択して出力する第2切替制御部と、を有することを特徴とするクロック発生回路。

【請求項5】 所定間隔でパルスを発生させる基準クロック生成部と、

前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の第1遅延クロック 群を生成する第1遅延クロック生成部と、

前記第1遅延クロック群から、第1の入力信号及び第2の入力信号のそれぞれの先端位置に同期した第1同期クロック及び第2同期クロックを検出する同期検出部と、前記同期検出部において検出された第1同期クロックと第2同期クロックを参照し、前記第1同期クロックと前記第2同期クロックとの先端位置のずれ量を求め、該ずれ量に基づいて前記第1遅延クロック群の中から、位相の異なる遅延クロックを順次選択する第1切替制御部と

前記第1切替制御部によって選択された遅延クロックについて、前記第1遅延クロック群より細かい間隔で遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部と、

前記複数の第2遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択して出力する第2切替制御部と、を備え、

前記切替制御部により選択された位相の異なる遅延クロックを合成することによって、前記第1入力信号と前記第2入力信号とに基づいて出力される信号の先端位置を同期させ、かつ、所定時間内に前記第1入力信号と前記第2入力信号とに基づいて出力される信号のパルス数を

所定数にする、ことを特徴とするクロック発生回路。

【請求項6】 主走査方向にライン単位でスキャニング することにより、ドットクロックに基づいて画像を形成 する画像形成部と

所定間隔でパルスを発生させる基準クロック生成部と、 前記基準クロック生成部によって生成された基準クロッ クを遅延させて、位相の異なる複数の遅延クロックから なる遅延クロック群を生成する遅延クロック生成部と、 前記遅延クロック生成部によって生成された遅延クロッ ク群から所定のインデックス信号に同期した少なくとも 10 2 つのクロックを検出する同期検出部と、

前記同期検出部において検出されたクロックをもとに、 所定時間における複数の遅延クロックの周期段数を算出 する演算部と、

上記算出された周期段数をもとに、所定時間中で周期段 数から順次ずらした遅延クロックを前記遅延クロック群 から選択することにより、所定時間内に出力されるクロ ックのパルス数を制御し、前記ドットクロックを形成す る信号制御部と、を備えたことを特徴とする画像形成装

【請求項7】 各走査ラインにおける走査長のずれ量を 検出するずれ検出部と、

前記ずれ検出部で検出されたずれ量をもとに、所定時間 中で周期段数からずらす段数を判断する判断部を有し、 前記信号制御部は前記判断部の判断した段数をもとに所 定時間中で周期段数から順次ずらした遅延クロックを前 記遅延クロック群から選択する、ことを特徴とする請求 項6記載の画像形成装置。

【請求項8】 前記ずれ検出部は、特定の画像パターン を形成する手段と、前記画像パターンを読み取り、各走 30 査ラインにおける走査長を検出するセンサと、を備え、 前記センサに検出された走査長の比較により、前記ずれ が検出される、ことを特徴とする請求項7記載の画像形 成装置。

【請求項9】 前記画像形成部は複数の走査露光手段を 備えており、

さらに、

走査ラインにおける各走査露光手段の走査長のずれ量を 検出するずれ検出部と、

前記ずれ検出部で検出されたずれ量をもとに、所定時間 40 中で周期段数からずらす段数を判断する判断部を有し、 前記信号制御部は前記判断部の判断した段数をもとに所 定時間中で周期段数から順次ずらした遅延クロックを前 記遅延クロック群から選択する、ことを特徴とする請求 項6記載の画像形成装置。

【請求項10】 複数の色に対応する複数の現像手段を 有し.

前記複数の走査露光手段は前記複数の各現像手段の色に 対応する、ことを特徴とする請求項9記載の画像形成装 置。

【請求項11】 所定の時間を計測するための切り替え カウンタを有し、

4

前記信号制御部は、前記切り替えカウンタによって所定 の時間が計測されるたびに周期段数からずらした遅延ク ロックを前記遅延クロック群から選択する、ことを特徴 とする請求項6記載の画像形成装置。

【請求項12】 入力された情報をもとに所定時間中で 周期段数からずらす段数を判断する判断部を有し、

前記切り替えカウンタは前記判断部の判断した段数をも とに計測すべきカウント時間を決定し、

前記信号制御部は、決定されたカウント時間毎に周期段 数からずらした遅延クロックを前記遅延クロック群から 選択する、ことを特徴とする請求項11記載の画像形成 装置。

【請求項13】 入力された情報をもとに各クロックの パルス毎の周期段数から平均のずれ量を演算する演算部 を有し、

前記信号制御部は、前記演算部の演算した前記各パルス 毎のずれ量をもとにして、周期段数から順次ずらした遅 延クロックを前記遅延クロック群から選択する、ことを 特徴とする請求項6記載の画像形成装置。

【請求項14】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量をもとにして、各パルス毎 に周期段数から順次ずらした遅延クロックを前記遅延ク ロック群から選択するか否か決定する、ことを特徴とす る請求項13記載の画像形成装置。

【請求項15】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量を各パルス毎に累積し、累 **積された値によって、周期段数から順次ずらした遅延ク** ロックを前記遅延クロック群から選択するか否か決定す る、ことを特徴とする請求項13記載の画像形成装置。

【請求項16】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量を遅延段数を基準として算 出し、各パルス毎に算出された値を前記周期段数に累積 し、累積された値の整数値を新たな段数として選択す る、ことを特徴とする請求項13記載の画像形成装置。

【請求項17】 所定間隔でパルスを発生させる基準ク ロック生成部と、前記基準クロック生成部によって生成 された基準クロックを遅延させて、位相の異なる複数の 遅延クロックからなる遅延クロック群を生成する遅延ク ロック生成部と、

前記遅延クロック生成部によって生成された遅延クロッ ク群から所定のインデックス信号に同期した少なくとも 2 つのクロックを検出する同期検出部と、

前記同期検出部において検出されたクロックをもとに、 所定時間における複数の遅延クロックの周期段数を算出 する演算部と、

上記算出された周期段数をもとに、所定時間中で周期段 数から順次ずらした遅延クロックを前記遅延クロック群 から選択することにより、所定時間内に出力されるクロ

20

ックのパルス数を制御し、前記ドットクロックを形成する信号制御部と、を備えたことを特徴とするクロック発 生回路。

【請求項18】 前記同期検出部において検出される少なくとも2つのクロックは、前記インデックス信号の先端位置に同期したものである、ことを特徴とする請求項17記載のクロック発生回路。

【請求項19】 入力された情報をもとに、所定時間中で周期段数からずらす段数を判断する判断部を有し、前記信号制御部は前記判断部の判断した段数をもとに所 10 定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項17記載のクロック発生回路。

【請求項20】 所定の時間を計測するための切り替え カウンタを有し、

前記信号制御部は、前記切り替えカウンタによって所定 の時間が計測されるたびに周期段数からずらした遅延ク ロックを前記遅延クロック群から選択する、ことを特徴 とする請求項17記載のクロック発生回路。

【請求項21】 入力された情報をもとに所定時間中で 20 周期段数からずらす段数を判断する判断部を有し、

前記切り替えカウンタは前記判断部の判断した段数をも とに計測すべきカウント時間を決定し、

前記信号制御部は、決定されたカウント時間毎に周期段数からずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項20記載のクロック発生回路。

【請求項22】 前記所定時間中でカウントが繰り返される数は、前記所定時間中で周期段数からずらす段数と同じ数である、ことを特徴とする請求項21記載のクロ 30ック発生回路。

【請求項23】 ずれの方向するずれ方向検出手段を備え、

前記信号制御部は、前記検出された方向によって、遅延 クロックが選択される段数の増減を制御する、ことを特 徴とする請求項17記載のクロック発生回路。

【請求項24】 入力された情報をもとに各クロックの パルス毎の周期段数から平均のずれ量を演算する演算部 を有し、

前記信号制御部は、前記演算部の演算した前記各パルス 40 毎のずれ量をもとにして、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項17記載のクロック発生回路。

【請求項25】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量をもとにして、各パルス毎 に周期段数から順次ずらした遅延クロックを前記遅延ク ロック群から選択するか否か決定する、ことを特徴とす る請求項17記載のクロック発生回路。

【請求項26】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量を各パルス毎に累積し、累 積された値によって、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択するか否か決定する、ことを特徴とする請求項17記載のクロック発生回路。

【請求項27】 前記信号制御部は、前記演算部の演算 した前記各パルス毎のずれ量を遅延段数を基準として算 出し、各パルス毎に算出された値を前記周期段数に累積 し、累積された値の整数値を新たな段数として選択す る、ことを特徴とする請求項17記載のクロック発生回 路

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明はクロック発生回路および画像形成装置に関し、さらに詳しくは、所定時間内に基準クロックのパルス数が所定数になるように調整するクロック発生回路とそのようなクロック発生回路を備えた画像形成装置に関する。

[0002]

【従来の技術】画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる基準クロックを基準にして、レーザビームを画像データで変調している。

【0003】 したがって、所定のドットクロック数に応じて、像担持体上に形成される主走査方向における画像の長さが常に一定になるようにドットクロックを生じる必要がある。

【0004】また、近年では記録紙上にカラー画像を得るために像担持体近傍に帯電、露光、現像の各手段を有するユニットを複数備えて、像担持体の1回転内に像担持体上にカラートナー像を形成し、一括して記録紙上に転写を行うカラー画像形成装置が開発されている。また、中間転写体近傍に複数の像担持体を有し、各像担持体の周囲に帯電、露光、現像、転写手段を備え、各像担持体上に形成されたトナー像を中間転写体に順次転写して行き、中間転写体に担持されたカラートナー像を一括して転写紙上に転写を行うカラー画像形成装置も開発されている。

[0005]

【発明が解決しようとする課題】前者のような画像形成装置において、主走査を行うポリゴンミラーの回転数の変動や、光学系の収差などによって、所定のドットクロック数に応じて像担持体上に形成される画像の長さがばらつく場合がある。

【0006】また、後者のように複数の露光手段を用いて像担持体上または中間転写体上にカラートナー像を形成するようなカラー画像形成装置においては、各露光手段のポリゴンミラーやレンズ等の光学系の特性のばらつきによって各露光手段間において像担持体上に形成される主走査方向における画像の長さにばらつきを生じ、そ

れが原因となって色ずれが生じる。

【0007】以上のような場合、ドットクロックの立ち上がりのタイミング(位相)や周波数を微妙に調整できることが好ましい。このような位相や周波数の調整を可能にする回路として、VCXO(電圧制御型水晶発振器)やDDS(ディジタルダイレクトシンセサイザ)などが知られている。

【0008】このVCXOやDDSは精度の点では問題がないが、装置が高価になること、独立したデバイスであってシステムの1チップ化(集積回路化)に不向きで 10ある、などの点から画像形成装置のドットクロックの生成には適していない。

【0009】本発明は、上記の課題を解決するためになされたものであって、その目的は、外付け部品を使わず一つの集積回路内で、所定時間内に発生するパルス数が所定数になるようなドットクロックを生成することが可能なクロック発生回路および画像形成装置を提供することにある。

[0010]

【課題を解決するための手段】すなわち、課題を解決す 20 る手段としての本発明は以下に説明するようなものである。

【0011】(1) 所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロックからなる遅延クロック群を生成する遅延クロック生成部とを有し、前記遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択し、この選択された信号を合成することによって、所定時間内に発生するパルス数を所定数にしたクロックを生成す30る、クロック発生回路である。

【0012】このクロック発生回路では、遅延クロック 群の中から、1パルス毎に位相の異なる遅延クロックを 順次選択し、この選択された信号を合成することによっ て所定時間内に発生するパルス数を所定数にしたクロッ クを生成するようにしている。

【0013】(2) 所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の第1遅延クロック群を生成する第1遅延クロック生成部とを有し、前記複数の第1遅延クロック群の中から位相の異なる遅延クロックを順次選択し、この選択された信号を合成することによって、所定時間内に発生するパルス数を所定数にしたクロックを生成するための第1選択手段と、前記第1選択手段によって選択された遅延クロックを遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部とを有し、前記複数の第2遅延クロックを間次選択し、この選択された信号を合成することによって、所定時間内に発生するパル

ス数を所定数にしたクロックを生成する第2選択手段 と、を備えたクロック発生回路である。

【0014】このクロック発生回路では、第1遅延クロック群の中から遅延クロックを選択することによって所定時間内に発生するパルス数を所定数にし、さらに選択された遅延クロックから第2遅延クロック群を生成し、第2遅延クロック群から1パルス毎に位相の異なる遅延クロックを順次選択するようにしている。

【0015】(3)所定間隔でパルスを発生させる基準 クロック生成部と、前記基準クロック生成部によって生 成された基準クロックを遅延させて、位相の異なる複数 の第1遅延クロック群を生成する第1遅延クロック生成 部と、前記第1遅延クロック生成部によって生成された 第1遅延クロック群からインデックス信号に同期したク ロックを検出する同期検出部と、前記同期検出部におい て検出されたクロックを参照して位相補正量を求め、こ の位相補正量に基づいて前記第1遅延クロック群の中か ら、位相の異なる遅延クロックを順次選択することによ って所定時間内に発生するパルス数を所定数にしたクロ ックを生成する第1切替制御部と、前記第1切替制御部 によって選択された遅延クロックについて、前記第1遅 延クロック群より細かい間隔で遅延させて、位相の異な る複数の第2遅延クロック群を生成する第2遅延クロッ ク生成部と、前記複数の第2遅延クロック群の中から1 パルス毎に位相の異なる遅延クロックを順次選択して出 力する第2切替制御部と、を有するクロック発生回路で

【0016】このクロック発生回路では、第1遅延クロック群の中からインデックス信号に同期したクロックを検出して位相補正量を求め、この位相補正量に基づいて第1遅延クロック群の中から位相の異なる遅延クロックを順次選択することによって所定時間内に発生するパルス数を所定数にし、さらに選択された遅延クロック群から第2遅延クロック群を生成し、第2遅延クロック群から1パルス毎に位相の異なる遅延クロックを順次選択するようにしている。

【0017】(4) 所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって複数の第1遅延クロック群を生成する第1遅延クロックがと、前記第1遅延クロック生成部によって生成された複数の遅延クロック群から、インデックス信号に同期ポイント情報及び第2同期ポイント情報との調整において検出された。第1同期ポイント情報と第2同期ポイント情報と第1同期ポイント情報と第1同期ポイント情報と第2同期ポイント情報とあらいて前記第1遅延クロック群の同期段数を求め、この周期段数に基づいて前記第1遅延クロック群の中から、位相の異なる遅延クロックを順次選択することによって所定時間内発生するパルス数を所定数にしたクロックを生成するれたりを生成がある。前記第1切替制御部によって選択された

遅延クロックについて、前記第1遅延クロック群より細かい間隔で遅延させて、位相の異なる複数の第2遅延クロック群を生成する第2遅延クロック生成部と、前記複数の第2遅延クロック群の中から1パルス毎に位相の異なる遅延クロックを順次選択して出力する第2切替制御部と、を有するクロック発生回路である。

【0018】このクロック発生回路では、第1同期ポイント情報と第2同期ポイント情報とから遅延クロック群の周期段数を求め、この周期段数に基づいて複数の遅延クロック群の中から、位相の異なる遅延クロックを順次 10 選択することによって所定時間内に発生するパルス数を所定数にし、さらに選択された遅延クロックから第2遅延クロック群を生成し、第2遅延クロック群から1パルス毎に位相の異なる遅延クロックを順次選択するようにしている。

【0019】(5)所定間隔でパルスを発生させる基準 クロック生成部と、前記基準クロック生成部によって生 成された基準クロックを遅延させて、位相の異なる複数 の第1遅延クロック群を生成する第1遅延クロック生成 部と、前記第1遅延クロック群から、第1の入力信号及 20 び第2の入力信号のそれぞれの先端位置に同期した第1 同期クロック及び第2同期クロックを検出する同期検出 部と、前記同期検出部において検出された第1同期クロ ックと第2同期クロックを参照し、前記第1同期クロッ クと前記第2同期クロックとの先端位置のずれ量を求 め、該ずれ量に基づいて前記第1遅延クロック群の中か ら、位相の異なる遅延クロックを順次選択する第1切替 制御部と、前記第1切替制御部によって選択された遅延 クロックについて、前記第1遅延クロック群より細かい 間隔で遅延させて、位相の異なる複数の第2遅延クロッ 30 ク群を生成する第2遅延クロック生成部と、前記複数の 第2遅延クロック群の中から1パルス毎に位相の異なる 遅延クロックを順次選択して出力する第2切替制御部 と、を備え、前記切替制御部により選択された位相の異 なる遅延クロックを合成することによって、前記第1入 力信号と前記第2入力信号とに基づいて出力される信号 の先端位置を同期させ、かつ、所定時間内に前記第1入 力信号と前記第2入力信号とに基づいて出力される信号 のパルス数を所定数にする、クロック発生回路である。

【0020】このクロック発生回路では、第1入力信号 40 と前記第2入力信号とに基づいて出力される信号の先端 位置を同期させ、かつ、所定時間内に前記第1入力信号 と前記第2入力信号とに基づいて出力される信号のパルス数を所定数にするようにし、さらに選択された遅延クロックから第2遅延クロック群を生成し、第2遅延クロック群から1パルス毎に位相の異なる遅延クロックを順 次選択するようにしている。

【0021】すなわち、少なくとも2つのクロックにおいて、クロック周波数を微調整して合わせることなく、 先端位置の同期あわせと、パルス数を所定数にすると共 に、さらに、選択された遅延クロックについて位相を細かく徐々に変えた第2遅延クロック群を作成して1パルス毎に位相の異なる遅延クロックを選択する。

【0022】(6) 主走査方向にライン単位でスキャニ ングすることにより、ドットクロックに基づいて画像を 形成する画像形成部と、所定間隔でパルスを発生させる 基準クロック生成部と、前記基準クロック生成部によっ て生成された基準クロックを遅延させて、位相の異なる 複数の遅延クロックからなる遅延クロック群を生成する 遅延クロック生成部と、前記遅延クロック生成部によっ て生成された遅延クロック群から所定のインデックス信 号に同期した少なくとも2つのクロックを検出する同期 検出部と、前記同期検出部において検出されたクロック をもとに、所定時間における複数の遅延クロックの周期 段数を算出する演算部と、上記算出された周期段数をも とに、所定時間中で周期段数から順次ずらした遅延クロ ックを前記遅延クロック群から選択することにより、所 定時間内に出力されるクロックのパルス数を制御し、前 記ドットクロックを形成する信号制御部と、を備えたこ とを特徴とする画像形成装置である。

【0023】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0024】(7)各走査ラインにおける走査長のずれ量を検出するずれ検出部と、前記ずれ検出部で検出されたずれ量をもとに、所定時間中で周期段数からずらす段数を判断する判断部を有し、前記信号制御部は前記判断部の判断した段数をもとに所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項6記載の画像形成装置である。

【0025】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、検出したずれ量によって周期段数からずらす段数を判断し、順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0026】(8) 前記ずれ検出部は、特定の画像パターンを形成する手段と、前記画像パターンを読み取り、各走査ラインにおける走査長を検出するセンサと、を備え、前記センサに検出された走査長の比較により、前記ずれが検出される、ことを特徴とする請求項7記載の画像形成装置である。

【0027】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、各走査ラインの走査長を検出したずれ量によって周期段数からずらす段数を判断し、順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

11

【0028】(9)前記画像形成部は複数の走査露光手段を備えており、さらに、走査ラインにおける各走査露光手段の走査長のずれ量を検出するずれ検出部と、前記ずれ検出部で検出されたずれ量をもとに、所定時間中で周期段数からずらす段数を判断する判断部を有し、前記信号制御部は前記判断部の判断した段数をもとに所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項6記載の画像形成装置である。

【0029】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つの20クロックを検出し、所定時間における複数の遅延クロックの周期段数を算出する際に、各走査露光手段における走査ラインの走査長を検出したずれ量によって周期段数からずらす段数を判断し、順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0030】(10)複数の色に対応する複数の現像手段を有し、前記複数の走査露光手段は前記複数の各現像手段の色に対応する、ことを特徴とする請求項9記載の30画像形成装置である。

【0031】この画像形成装置では、各色の走査**露光**と 現像と、さらに所定時間内に出力されるクロックのパル ス数を制御したドットクロックの形成により、色ずれの ないカラー画像形成がなされる。

【0032】(11)所定の時間を計測するための切り替えカウンタを有し、前記信号制御部は、前記切り替えカウンタによって所定の時間が計測されるたびに周期段数からずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項6記載の画像形成装 40 置である。

【0033】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成する処理を、所定の時間が計測されるたび毎に実行するようにしている。

【0034】(12)入力された情報をもとに所定時間中で周期段数からずらす段数を判断する判断部を有し、前記切り替えカウンタは前記判断部の判断した段数をもとに計測すべきカウント時間を決定し、前記信号制御部は、決定されたカウント時間毎に周期段数からずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項11記載の画像形成装置である。

12

【0035】この画像形成装置では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成する処理を、ずらす段数と所定のカウント時間とに応じて実行するようにしている。

【0036】(13)入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算する演算部を有し、前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量をもとにして、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項6記載の画像形成装置である。

【0037】この画像形成装置では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算した結果をもとにして、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0038】(14)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量をもとにして、各パルス毎に周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択するか否か決定する、ことを特徴とする請求項13記載の画像形成装置である。

【0039】この画像形成装置では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算した結果をもとにして、選択するか否かを決定し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0040】(15)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量を各パルス毎に累積し、累積された値によって、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択するか否か決定する、ことを特徴とする請求項13記載の画像形成装置である。

【0041】この画像形成装置では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ

ことにより、所定時間内に出力されるクロックのパルス 数を制御し、前記ドットクロックを形成するようにして いる。

量を演算した結果をもとにして、ずれ量を累積して選択するか否かを決定し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0048】(19)入力された情報をもとに、所定時間中で周期段数からずらす段数を判断する判断部を有し、前記信号制御部は前記判断部の判断した段数をもとに所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項17記載のクロック発生回路である。

【0042】(16)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量を遅延段数を基準として算出し、各パルス毎に算出された値を前記周期段数に累積し、累積された値の整数値を新たな段数として選択 10 する、ことを特徴とする請求項13記載の画像形成装置である。

【0049】このクロック発生回路では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、検出したずれ量によって周期段数からずらす段数を判断し、順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0043】この画像形成装置では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量から遅延段数を算出し、算出結果を累積し、累積値の整数値を新たな段数として、選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0050】(20) 所定の時間を計測するための切り 替えカウンタを有し、前記信号制御部は、前記切り替え カウンタによって所定の時間が計測されるたびに周期段 数からずらした遅延クロックを前記遅延クロック群から 選択する、ことを特徴とする請求項17記載のクロック 発生回路である。

【0044】(17)所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって 20 生成された基準クロックを遅延させて、位相の異なる複数の遅延クロックからなる遅延クロック群を生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出する同期検出部と、前記同期検出部において検出されたクロックをもとに、所定時間における複数の遅延クロックの周期段数を算出する演算部と、上記算出された周期段数をもとに、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定 30 時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成する信号制御部と、を備えたことを特徴とするクロック発生回路である。

【0051】このクロック発生回路では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成する処理を、所定の時間が計測されるたび毎に実行するようにしている。

【0045】このクロック発生回路では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するよう40にしている。

【0052】(21)入力された情報をもとに所定時間中で周期段数からずらす段数を判断する判断部を有し、前記切り替えカウンタは前記判断部の判断した段数をもとに計測すべきカウント時間を決定し、前記信号制御部は、決定されたカウント時間毎に周期段数からずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項20記載のクロック発生回路である。

【0046】(18)前記同期検出部において検出される少なくとも2つのクロックは、前記インデックス信号の先端位置に同期したものである、ことを特徴とする請求項17記載のクロック発生回路である。

【0053】このクロック発生回路では、遅延クロック 群から所定のインデックス信号に同期した少なくとも2 つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から 順次ずらした遅延クロックを前記遅延クロック群から選 択することにより、所定時間内に出力されるクロックの パルス数を制御し、前記ドットクロックを形成する処理 を、ずらす段数と所定のカウント時間とに応じて実行す るようにしている。

【0047】このクロック発生回路では、遅延クロック 群からインデックス信号の先端位置に同期した2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ず らした遅延クロックを前記遅延クロック群から選択する

【0054】(22)前記所定時間中でカウントが繰り

返される数は、前記所定時間中で周期段数からずらす段数と同じ数である、ことを特徴とする請求項21記載のクロック発生回路である。

【0055】このクロック発生回路では、遅延クロック群から所定のインデックス信号に同期した少なくとも2つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成する処理 10を、ずらす段数と所定のカウント時間とに応じて実行するようにしている。ここで、カウントが繰り返される数は、ずらす段数と同じ数になっている。

【0056】(23)ずれの方向するずれ方向検出手段を備え、前記信号制御部は、前記検出された方向によって、遅延クロックが選択される段数の増減を制御する、ことを特徴とする請求項17記載のクロック発生回路である。

【0057】このクロック発生回路では、遅延クロック群から所定のインデックス信号に同期した少なくとも220つのクロックを検出し、所定時間における複数の遅延クロックの周期段数を算出し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。この際、遅延クロックの段数の増減の方向は、ずれの方向によって制御される。

【0058】(24)入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算する演算部を有し、前記信号制御部は、前記演算部の演算した 30前記各パルス毎のずれ量をもとにして、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択する、ことを特徴とする請求項17記載のクロック発生回路である。

【0059】このクロック発生回路では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算した結果をもとにして、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成40するようにしている。

【0060】(25)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量をもとにして、各パルス毎に周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択するか否か決定する、ことを特徴とする請求項17記載のクロック発生回路である。

【0061】このクロック発生回路では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算した結果をもとにして、選択するか否かを決定し、所定時間中で周期段数から順次ずらした遅延ク

ロックを前記遅延クロック群から選択することにより、 所定時間内に出力されるクロックのパルス数を制御し、 前記ドットクロックを形成するようにしている。

【0062】(26)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量を各パルス毎に累積し、累積された値によって、周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択するか否か決定する、ことを特徴とする請求項17記載のクロック発生回路である。

【0063】このクロック発生回路では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量を演算した結果をもとにして、ずれ量を累積して選択するか否かを決定し、所定時間中で周期段数から順次ずらした遅延クロックを前記遅延クロック群から選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

【0064】(27)前記信号制御部は、前記演算部の演算した前記各パルス毎のずれ量を遅延段数を基準として算出し、各パルス毎に算出された値を前記周期段数に累積し、累積された値の整数値を新たな段数として選択する、ことを特徴とする請求項17記載のクロック発生回路である。

【0065】このクロック発生回路では、入力された情報をもとに各クロックのパルス毎の周期段数から平均のずれ量から遅延段数を算出し、算出結果を累積し、累積値の整数値を新たな段数として、選択することにより、所定時間内に出力されるクロックのパルス数を制御し、前記ドットクロックを形成するようにしている。

[0066]

【発明の実施の形態】以下、図面を参照して、本発明の 画像形成装置およびクロック発生回路の実施の形態例を 詳細に説明する。

【0067】<画像形成装置、クロック発生回路の全体 構成>図2は本発明の実施の形態例の画像形成装置の電 気的な全体構成を示す構成図である。この図2におい て、1は画像が形成される像担持体、200は後述する ドットクロックを発生するための制御手段としてのCP U、210は像担持体1に形成される所定の画像からの 反射光を読み取ってずれを検出するための反射型セン サ、250はドットクロックに応じて画像信号を読み出 し、画像信号の信号値に応じたパワーのレーザビームを 像担持体1に対して出力するY露光ユニット、270は ドットクロックに応じて画像信号を読み出し、画像信号 の信号値に応じたパワーのレーザビームを像担持体1に 対して出力するM露光ユニット、290はドットクロッ クに応じて画像信号を読み出し、画像信号の信号値に応 じたパワーのレーザビームを像担持体1に対して出力す るCは光ユニット、310はドットクロックに応じて画 像信号を読み出し、画像信号の信号値に応じたパワーの

電手

レーザビームを像担持体1に対して出力するK露光ユニットである。

【0068】<クロック発生回路を適用可能な画像形成装置の全体構成>ここで、本発明の一実施の形態例のクロック発生回路を適用することが可能なカラー画像形成装置の機械的な構成図である図3を用いて、カラー画像形成装置の全体構成を説明する。

【0069】なお、本実施の形態例の画像形成装置は、 多色の画像形成装置であり、ここでは、Y(イエロー), M(マゼンタ), C(シアン), K(黒)の4色のトナーを使 用するカラー画像形成装置を例にする。

【0070】最初に、上ローラ3と下ローラ5と横ローラ7とに巻回された無端ベルト状の像担持体(感光体)1は、上ローラ3と下ローラ5とにより上下方向に張架され、図中の矢印1方向に駆動される。

【0071】さらに、像担持体1が下から上へ移動する面には、像担持体1によって形成された閉空間方向に像担持体1を押圧し、像担持体1を閉空間方向に案内するガイド手段としての押圧ローラ9が設けられている。

【0072】像担持体1が下から上へ移動する面の上部 20 には、像担持体1に摺接し、像担持体1上の現像剤を除去するクリーニング手段11が設けられている。クリーニング手段11の下方には、クリーニング手段11によって除去された現像剤を捕集する捕集手段としての回収ボックス21が像担持体1に沿って設けられている。

【0073】次に、像担持体1に対して潜像を形成する 潜像形成手段の説明を行なう。本実施の形態例の画像形 成装置は、4色のカラー画像形成装置であるので、各色 に応じて四つの潜像形成手段を有している。

【0074】すなわち、像担持体1に対してレーザ光を 30 用いてY(イエロー)用の潜像を形成するY光学書き込み 部25と、像担持体1に対してレーザ光を用いてM(マゼンタ)用の潜像を形成するM光学書き込み部27と、像担持体1に対してレーザ光を用いてC(シアン)用の潜像を形成するC光学書き込み部31と、像担持体1に対してレーザ光を用いてK(黒)用の潜像を形成するK光学書き込み部である。

【0075】次に、現像器の説明を行なう。像担持体1上に形成された各色の静電潜像を現像する四つの現像器が設けられている。すなわち、Y光学書き込み部25で 40形成された潜像を現像するY現像器42と、M光学書き込み部27で形成された潜像を現像するM現像器43と、C光学書き込み部29で形成された潜像を現像するC現像器45と、K光学書き込み部31で形成された潜像を現像するK現像器47である。

【0076】また、各色の現像器42,43,45,47に対応して、像担持体1に電荷を付与する帯電手段の帯電極が設けられている。すなわち、Y用の帯電極61と、M用の帯電極63と、C用の帯電極65と、K用の帯電極67である。さらに、本実施の形態例の各色の帯

電手段は、像担持体1上の帯電電位を制御するグリッド 71,73,75,77を有している。

【0077】81は給紙部で、転写材としての転写紙Pが収納されたカセット83が設けられている。このカセット83の転写紙Pは、搬送ローラ85により搬出され、搬送ローラ対87,レジストローラ88により挟持搬送され、転写手段91に給送される。

【0078】転写手段91には、像担持体1と異なる極性の電位に保たれた転写ローラ92が設けられ、この転写ローラ92は横ローラ7と協働して像担持体1を挟むように設けられている。

【0079】100は熱ローラ対101の挟着により、転写紙Pに熱,圧力を加え、トナーを転写紙Pに融着させる定着部、110は熱定着を終えた転写紙Pを排紙トレイ111まで挟持搬送する搬送ローラ対である。

【0080】また、120は装置外に設けられた給紙部から搬送された別サイズの転写紙Pが通る給紙路である。次に、上記構成の画像形成装置の全体の動作を説明する。像担持体1が矢印I方向に駆動されると、帯電極61及びグリッド71からなるY用の帯電手段により、像担持体1上は所定の帯電電位となる。

【0081】次に、Y光学書き込み部25により、像担 特体1に静電潜像が形成される。そして、Y現像器42 の現像スリーブ55に担持された現像剤中のトナーがク ーロン力により像担持体1上に移動し、像担持体1上に トナー像が形成される。

【0082】これと同様な動作を残りの色、すなわち、M, C, Kについて行い、像担持体1上のY, M, C, Kのトナー像を形成する。一方、給紙部81からは、転写紙Pが、搬送ローラ85,搬送ローラ対87によって転写手段91に向け給送される。

【0083】給送された転写紙Pは、レジストローラ88により、像担持体1上のトナー画像とタイミング調整した上で、同期して転写手段91に給送され、転写手段91の転写ローラ92により帯電され、像担持体1上の現像剤像が転写紙Pに転写される。

【0084】次に、転写紙Pは、定着部100で加熱、加圧され、トナーが転写紙Pに融着され、搬送ローラ対110により排紙トレイ111上に排出される。また、転写が終了した像担持体1上の余剰のトナーは、クリーニング手段11のブレード17により除去され、回収ボックス21内に貯留される。

【0085】<クロック発生回路を適用可能な画像形成装置の光学的構成>なお、光学書き込み部の構成は、図4のようになっている。すなわち、回路部480で生成された信号に基づいて、LD470が発光する。そして、LD470からのレーザビームは、コリメータレンズ491、シリンドリカルレンズ492を通った後にポリゴンミラー493で走査され、fθレンズ494、シリンドリカルレンズ495を通過して像担持体1に書き

込まれる。なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ402に導かれて、タイミングが検出される。

【0086】<クロック発生回路の詳細構成>以下、本発明のクロック発生回路の実施の形態例を詳細に説明する。図1は上述したY露光ユニット250、M露光ユニット270、C露光ユニット290、K露光ユニット310内の電気的な露光ユニット400の回路構成を、CPU200などと共に示すブロック図である。なお、この図1では、露光ユニット400を一つのみ示すが、実の図1では、露光ユニット400を一つのみ示すが、実のには同等なものがY・M・C・Kのそれぞれに存在しているものとする。

【0087】この図1において、第1ディレイチェーン部410は入力信号(基準クロック発生部401からの基準クロック)を遅延させて位相が少しずつ異なる複数の遅延クロック(第1遅延クロック群:図1)を得るための、本発明の第1遅延クロック生成部を構成するディレイ素子群である。

【0088】ここで、第1ディレイチェーン部410 は、位相が少しずつ異なる遅延クロックについて、基準 クロックの2周期分にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されているこ とが好ましい。

【0089】なお、基準クロック発生部401は、個々の露光ユニットにそれぞれ内蔵されていてもよいが、単一の基準クロック発生部401からそれぞれの露光ユニットに基準クロックを分配してもよい。

【0090】また、インデックスセンサ402はレーザビームの走査における基準位置を検出するものである。同期クロック検出部420はインデックスセンサ402 30での検出信号を受け、第1遅延クロック群(図1)の中でインデックス信号(所望の入力信号の先端位置)に同期している遅延クロックの段数(同期ポイント)を検出する検出手段であり、同期ポイント情報(図1)を出力する。

【0091】ここで、同期クロック検出部420は、第1遅延クロック群(図1)の中で、最初にインデックス信号に同期している第1同期ポイント情報SP1と、2番目にインデックス信号に同期している第2同期ポイント情報SP2と、を出力できることが好ましい。

【0092】画像先端制御部430は同期クロック検出部420からの同期ポイント情報(図1)を受け、CPU200からの画像先端ずれ情報(図1)をもとに補正同期ポイント情報(図1)を出力する。

【0093】遅延クロック切り替え制御部440は、画像先端制御部430からの補正同期ポイント情報(図1)と、CPU200からの周波数ずれ情報(図1)とに基づいて、位相補正量を求め、第1遅延クロック群(図1)の中からどの位相の遅延クロックを選択すべきかの上位セレクト信号(図1)を出力するものであ

. る。

【0094】遅延クロックセレクト部450は遅延クロック切り替え制御部440からの上位セレクト信号(図1)を受け、第1遅延クロック群(図1)の中から対応する位相の遅延クロックを選択し、第1ドットクロック(図1)として出力するものである。

【0095】また、第2ディレイチェーン部412は前記第1ドットクロックを受けて、第1ディレイチェーン部410で生成される位相のずれ分を更に細分して位相が少しずつ異なる第2遅延クロック群(図1)を生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。

【0096】また、第2セレクト部452は、遅延クロック切り替え制御部440からの下位セレクト信号(図1)を受け、第2遅延クロック群(図1)の中から対応する位相の遅延クロックを選択し、最終的なドットクロックとして出力するものである。

【0097】そして、PWM部460は最終的なドットクロックと画像信号とを受けて、レーザダイオード(LD)470を駆動するための信号を発生する。LD470からは画像信号の値に応じてパルス幅変調されたレーザビームが、像担持体1に向けて照射される。

【0098】<ずれ検出の原理>ここで、図5を参照してずれ検出の様子について簡単に説明する。露光ユニット250,270,290,310により所定のパターン(ここでは、「フ」字状のパターン)の画像を、像担持体上の主走査方向先端側に形成する。像担持体上には実線で示すパターンが形成されているが、本来は破線で示す基準パターンが形成される予定であったとする。

【0099】ここでは、露光ユニットや各光学系の収差などにより、主走査方向にdxのずれが発生している。この場合に、像担持体を副走査方向に移動させつつ、パターンを読み取れる位置に配置された反射型センサ210で読み取りを行うことで、「フ」字状のパターンの横線から斜線までの距離Y'に相当する読み取り時間が得られる。

【0100】像担持体の副走査方向の移動速度と、横線と斜線の読み取り時刻の差とにより、dyを求めることもできる。つぎに、横線と斜線とがなす角度を θ とすると、dx = dy/t an θ で、主走査方向のずれ dx も 求められる。

【0101】したがって、Y, M, C, Kの各色について、このような所定のパターンの形成と読み取りとを行うことで、主走査方向の先端の画像のずれ状態(画像先端ずれ情報)を検出することが可能になる。

【0102】また、同一副走査位置であって、主走査方向先端側と主走査方向末端側とに同じ形状の「フ」字状のパターンを形成し、その間隔を測定することによって主走査方向の画像の伸び縮みに関するずれ状態(周波数ずれ情報)を検出することができる。

【0103】そして、CPU200が以上のような検出 処理を行って、画像先端ずれ情報(図1 、図2)お よび、周波数ずれ情報(図1 、図2)として露光ユニットに供給する。

21

【0104】<クロック発生回路の動作>つぎに、クロック発生回路の動作の説明を行う。ここでは、Y, M, C, Kの4色の画像形成を行う画像形成装置に適用した場合を例にして説明を行う。

【0105】なお、この実施の形態例のクロック発生回路を用いる画像形成装置は、Y露光ユニット250, M 10露光ユニット270, C露光ユニット290, K露光ユニット310を備えており、ベルト状の像担持体が1回転する間に4色の画像を形成する装置や、Y, M, C, Kの各色毎に露光ユニットと感光体ドラムとを備えていて1パスで画像形成を行う装置などが該当する。

【0106】すなわち、複数の露光ユニットを備えていて、同一の基準クロックを使用しても色ずれが発生する可能性のある画像形成装置であれば、このような形式以外の各種の画像形成装置に適用することが可能である。

【0107】<動作例 >まず、図6のタイムチャートを参照し、ある特定の1色について、周波数ずれ情報を参照して、1パルス毎に位相の異なる遅延クロックを順次シフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について、第1ドットクロックを発生するところまでを説明する。

【0108】前述した所定パターンの形成と読み取りとによって検出されたずれERを示すずれ情報、基準クロックの周波数から求められるクロック周期TCのクロック周期情報、主走査方向に形成すべき画素数PHを示す 301ライン画素数情報が、CPU200から遅延クロック切り替え制御部440内の補正量演算手段に与えられる。また、同期クロック検出部420からの第1同期ポイント情報SP1と第2同期ポイント情報SP2とから、周期段数NSを求める。

【0109】ここで遅延クロック切り替え制御部440 内の補正量演算手段は、以下に示す式に基づいて、補正 量に対応する補正カウント値(カウントロードデータ) CCを求める。

【0110】CC=PH×(NS/TC)/ER … この補正カウント値CCは、遅延クロック切り替え制御 部440内の切替カウント手段がパルス数をカウントダ ウンして上位セレクト信号および下位セレクト信号の切 替を行うためのものである。したがって、補正量が大き いほど切替のための補正カウント値CCは小さくなる。

【0111】また、同期クロック検出部420はインデックスセンサ402からのインデックス信号の立ち上がりを参照して、このインデックス信号の立ち上がりに同期した遅延クロックが得られる第1ディレイチェーン部410の段番号を同期ポイント情報として求める。

【0112】ここでは、第1同期ポイント情報SP1として20が、第2同期ポイント情報SP2として50が得られたとする。なお、この場合には、上述した周期段数NSは30になる。

【0113】ここで、露光ユニットのレーザビームの走査により、インデックスセンサがレーザビームを検出したタイミングでインデックス信号を発生する(図6

(a))。この後、水平方向の有効領域を示すH_V ALIDがアクティブになる。

【0114】そして、遅延クロック切り替え制御部440内の切替カウント手段は前記補正カウント値CCを基準クロックに従ってカウントダウンすることを繰り返し続ける。そして、カウントダウンによりカウント値が0になる毎に遅延クロック切り替え制御部440内のセレクト信号演算手段443にカウントデータを割り込みとして与える(図6(d)~(f))。

【0115】また、CPU200はずれ方向情報を遅延クロック切り替え制御部440内のセレクト信号演算手段に与えており、主走査方向に伸びたずれに対しては縮める補正を行うための「一補正」、主走査方向に縮んだずれに対しては伸ばす補正を行うための「+補正」の場合を例にする。【0116】前述した所定パターンの形成とその測定により、ずれ情報ERおよびずれ方向情報が求められているとする。ここでは、ER=6ns,ずれ方向情報でいたたるとする。ここでは、ER=6ns,ずれ方向情報を与える。ここでは、ER=6ns,ずれ方向情報を与える。ここでは、ER=6ns,ずれ方向情報を与える。【0117】まず、同期クロック検出部420が元とを示していたと仮定する。【0117】まず、同期クロック検出部420がインデックスセンサ(図示せず)からのインデックス信号のび第2同期ポイント情報SP1及び第2同期ポイント情報SP2を求める。

【0118】前記第1同期ポイント情報SP1はインデックス信号の立ち上がりに同期した第1ディレイチェーン部410のディレイ素子の段番号を示しており、前記第2同期ポイント情報SP2は前記第1同期ポイント情報SP1から基準クロック1周期分遅れた第1ディレイチェーン部410のディレイ素子の段番号を示している。

【0119】ここでは、SP1=20、SP2=50で あったとする。なお、この様子を図7に示す。ここで は、20段目のDL20(図7(c))と、このDL2 0からクロック1周期分遅れた50段目のDL50(図 7(m))とが、インデックス信号の立ち上がり(図7 (a))に同期している状態を示している。

【0120】つぎに、前記第1同期ポイント情報SP1と第2同期ポイント情報SP2から、周期段数NSを求める。ここで、前記周期段数NSは、基準クロック1周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本実施の形態例では、周期段数NS=SP2-SP1より、NS=30となる。

【0121】また、1段あたりのディレイ素子の遅延時間DTを、前記NS及び基準クロックの周期から求める。たとえば、基準クロック周期TCが30nsであった場合はNS=30であるので、DT=TC/NSよりDT=1nsとなる。

23

【0122】そして、適正な画像信号を得るためには最終的に第1ディレイチェーン部410のディレイ素子何段分ずらすかを示す切替段数NCを、ずれ情報ER, ずれ方向情報及び遅延時間DTから求める。ここでは、ER=6ns, ずれ方向情報=「一補正」,DT=1nsより、切替段数NC=-6となる。

【0123】以上の切替段数NCより、適正な画像信号を得るためには最終的にディレイ素子の段数を6段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は50段目のディレイ素子からのクロックを採用し、その後上位セレクト信号に同期して1走査ライン中において、49段目、48段目、47段目、46段目、45段目の信号に順次置き換えて採用していき、最終的には44段目からのクロックを採用するようにすればよい。

【0124】なお、切替段数NCが周期段数NSより大きい場合には、上位セレクト信号を循環させるようにすればよい。上述した例で、SP1=20、SP2=50、周期段数30の場合の「一補正」では、上位セレクト信号が50、49、…、21、20、となった時点で、上位セレクト信号の20と上位セレクト信号の50とは等しい位相であるので、次は49、48、…とすればよい。すなわち、50、49、…、21、20(=50)、49、48…、となる。また、「+補正」においても同様に上位セレクト信号を循環させるようにすれば30よい。

【0125】また、50,47,43,…,22,19 と3段ずつ「一補正」する場合には、SP1=20を超 えることになるが、19の次には、50-(20-1 9)-3=46とする。すなわち、同期ポイントを超え た分と1つの補正量とを加えた状態にして循環させることで、問題なく循環させることができる。

【0126】このような上位セレクト信号を受けた遅延クロックセレクト部450では、第1ディレイチェーン部410からの第1遅延クロック群(図1)の中から、50段目、49段目、48段目、47段目、…のように選択を行って、第1ドットクロックとして第2ディレイチェーン部412に供給する(図6(g))。

【0127】ところで、1ライン画素数が6000ドット、第1遅延クロック群の1段の遅延時間が1nsでずれ最ER=-150nsの場合には、以上の第1ドットクロックの切り替えは40ドット毎に実行される。この様子を図8(a)に示す。この状態では、最終的には正確な補正がなされるが、途中において段階的な切り替えがなされている。そこで、第2ディレイチェーン部41

2は前記第1ドットクロックを受けて、第1ディレイチェーン部410で生成される位相のずれ分を更に細分して位相が少しずつ異なる第2遅延クロック群(図1)を生成しておき、第2セレクト部452において1ドット毎に異なる位相の遅延クロックを選択する。

【0128】この場合、1ドット毎に1/40=0.025nsの「一補正」を行うように、遅延クロック切り替え制御部440からの下位セレクト信号(図1)に基づいた選択を第2セレクト部452において行う。この様子を図8(b)に示す。なお、この第2ディレイチェーン部412での遅延時間は正確に制御されたものでなくとも、前述した第1ディレイチェーン部410が正確に制御されていることで、最終的に正確な補正がなされることになる。

【0129】したがって、細かな位相の切り替えを行うための第2ディレイチェーン部412の精度はあまり要求されないため、廉価な回路を用いることが可能になるものの、最終的には第1ディレイチェーン部410によって正確な補正がなされることになる。

【0130】そして、このように第2セレクト部452 において1ドット毎に細かく位相を切り替えた最終的な ドットクロックをPWM部460に供給して、画像信号 に応じたレーザビームをLD470から照射する。

【0131】なお、以上の第2ディレイチェーン部412の遅延時間はそれほど正確に制御されたものではないため、図8(b)の位置が連続した状態になるとは限らない。そこで以上の動作を行う際に、V_VALIDがアクティブである期間中は、H_VALIDにかかわらず、遅延クロック切り替え制御部440内の切替カウント手段を動作させつづけるようにする。このようにすることで、各水平ラインでランダムな位置で上述した第1遅延クロック群の切替えが行われるようになり、画像において第1ドットクロックの切替え位置(図8(b))の存在が目立たなくなる。

【0132】<動作例 >つぎに、図9のタイムチャートを参照し、Y, M, C, Kの4色についての書き込みユニット1~4のずれ情報を参照して、1パルス毎に位相の異なる遅延クロックを順次シフトさせ、パルス数が所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について説明する。

【0133】また、この動作例では、具体的数値を用いて説明を行う。なお、ここでは、Yの画像を基準にして、Yに対するMCKの相対的なずれ(ERym_data, ERyc_data, ERyk_data)を検出し、M(書き込みユニット2)、C(書き込みユニット3)、K(書き込みユニット4)をY(書き込みユニット1)に合わせるような補正を行う場合を例にして説明する。

【0134】ここで、主走査方向の1ライン画案数PH =4720, 第1ディレイチェーン部410の遅延段数

25

= 256, クロック周波数=33MHz, クロック周期 TC=30ns, 1段の遅延時間DT=1ns(0.5 ns~2.0ns), 周期段数NS=30, なお、1画 素あたりのずれ量(エラー量)をERROR_data, 1 ラインあたりのずれ量ER_data(ただし、以下の式では、周波数ずれ情報をFREQ_data), 周期段数NS に対応する修正量をREVISE_dataとした場合、 ERROR_data=FREQ_data÷PH REVISE_data=ERROR_data×NS となる。また、YでのSP1y=10, SP2y=40, NS=30, であるとする。

【0135】 まず、M(書き込みユニット2)では、 SP1m=20, SP2m=50, NS=30, ERym_d ata=+3クロックと+4/32クロック, であるとす る。この場合の補正量REVISE_dataは、

 $\{ (3+(4/32)) \div 4720 \} \times 30$ $= \{ (100/32) \div 4720 \} \times 30$ = 0. 01986228813559 = 0. 0199 (ns)

のように近似する。そして、以上の補正量を第2ディレ 20 イチェーン部412の遅延量により、1ドット毎に補正 してゆく。

【0136】すなわち、各ドット毎に、以下の計算を順次実行し、遅延クロック1段分の遅延時間DT(ここでは1ns)を超える毎に(ここでは、20, …, …, 21, …)、1段分ずらした遅延クロックを選択する。20.0000+0.0199=20.019920.0199+0.0199=20.039820.0398+0.0199=20.059720.0597+0.0199=20.0796すなわち、上記の累積された値の整数部分を参照して選択すればよい。

【0137】なお、小数点の切り捨てた部分に関しては、要求される精度の範囲で、第1ディレイチェーン部410の1段の補正(1段が1nsの場合には整数部分の補正)がなされる毎に吸収されることになる。

【0138】 つぎに、M(書き込みユニット3) では、SP1m=17, SP2m=47, NS=30, $ERym_data=-6クロックと-17/32クロック$, であるものとする。

【0139】この場合の補正量REVISE_dataは、 {(-6-(17/32))÷4720}×30 ={(-209/32)÷4720}×30 =-0.04151218220339 =-0.0415 (ns) のように近似する。そして、以上の補正量を第2ディレイチェーン部412の遅延量により、1ドット毎に補正してゆく。

【0140】すなわち、各ドット毎に、以下の計算を順次実行し、遅延クロック1段分の遅延時間DT(ここで

は1 n s) の変化を超える毎に (ここでは、46, …, …, 45, …)、1段分ずらした遅延クロックを選択する。

47.0000-0.0415=46.9585 46.9585-0.0415=46.9170 46.9170-0.0415=46.8755 46.8755-0.0415=46.8340 すなわち、上記の累積された値の整数部分を参照して選択すればよい。

【0141】なお、小数点の切り捨てた部分に関しては、要求される精度の範囲で、第1ディレイチェーン部410の1段の補正(1段が1nsの場合には整数部分の補正)がなされる毎に吸収されることになる。

【0142】 つぎに、K (書き込みユニット4) では、SP1m=26, SP2m=56, NS=30, $ERym_data=+34クロックと+3/32クロック$, であるとする。

【0143】この場合の補正量REVISE_dataは、 {(34+(3/32)÷4720}×30 ={(1091/32)÷4720}×30 =-0.2166975635593 ≒-0.2167(ns)

のように近似する。そして、以上の補正量を第2ディレイチェーン部412の遅延量により、1ドット毎に補正してゆく。

【0144】すなわち、各ドット毎に、以下の計算を順次実行し、遅延クロック1段分の遅延時間DT(ここでは1ns)を超える毎に(ここでは、26, …, …, 27, …)、1段分ずらした遅延クロックを選択する。26.0000+0.2167=26.216726.2167+0.2167=26.433426.4334+0.2167=26.650126.6501+0.2167=26.8668すなわち、上記の累積された値の整数部分を参照して選択すればよい。

【0145】以上の計算における切り捨てについては、要求精度との関係で決定する。例えば、1ラインでのトータルの要求精度が±0.5 n s であるとする。このような場合には、1 画素あたりの許容誤差は、0.5/4720=0.001059となる。すなわち、この1 画素の許容誤差に満たない値は切り捨てたとしても、1ラインのトータルの要求精度を満たせることになる。したがって、この例では、小数点以下の5桁目を切り増大たとしても、0.0001059の許容誤差の範囲内であり、4720画素の1ラインでも±0.5 n s ををできることになる。ここでは、十進数の計算の例を示したが、ディジタルデータの計算の場合には、許容誤差に対応するビット以下の計算を省略することにより対処できる。これにより、計算時のビット数を削減できるようになる。なお、計算能力に余裕があれば、切り捨てを行

わなくてもよい。

【0146】また、ここでは書き込みユニットを4個備えた4色の画像形成装置について説明を行ったが、最低2色の場合に同様な処理を行って色ずれを解消することができる。また、さらに多くの書き込みユニットを備えた画像形成装置に用いることも可能である。

【0147】なお、以上の基準クロック発生部、ディレイチェーン部、各制御部、セレクト部、あるいはCPUは、それぞれ独立して配置してもよいが、1チップとして配置することができるし、さらに、一部を兼用したデバイスにより配置することも可能である。

[0148]

【発明の効果】この結果、本発明によれば、徐々に位相を制御することにより、所定時間内に基準クロックのパルス数を所定数にするようにドットクロックを制御し生成できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態例のクロック発生回路の主要部の電気的構成を示す構成図である。

【図2】本発明の一実施の形態例のクロック発生回路の 電気的構成を示す構成図である。

【図3】本発明の一実施の形態例のクロック発生回路を 適用する画像形成装置の機械的構成を示す構成図であ る。

【図4】本発明の一実施の形態例のクロック発生回路の 主要部の機械構成を示す斜視図である。 【図5】ずれ検出の様子を示す説明図である。

【図6】本発明の一実施の形態例のクロック発生回路の 動作状態を説明するタイムチャートである。

28

【図7】本発明の一実施の形態例のクロック発生回路の 動作状態を説明するタイムチャートである。

【図8】本発明の一実施の形態例のクロック発生回路の 動作状態を説明するタイムチャートである。

【図9】本発明の一実施の形態例のクロック発生回路の動作状態を説明するタイムチャートである。


【符号の説明】

- 200 CPU
- 210 反射型センサ
- 250, 270, 290, 310 露光ユニット
- 400 露光ユニットの電気的構成
- 401 基準クロック発生部
- 402 インデックスセンサ
- 410 第1ディレイチェーン部
- 412 第2ディレイチェーン部
- 420 同期クロック検出部
- 430 画像先端制御部
- 440 遅延クロック切り替え制御部
- 450 遅延クロックセレクト部
- 452 第2セレクト部
- 460 PWM部
- 470 レーザダイオード


[図2]

【図5】







【図3】




[図4]









【図7】




【図8】



[図9]





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

...s Page Blank (uspto)